http://www.tyanev.com/resources/docs...kt_OK_2011.pdf

К О Н С П Е К Т

по ОРГАНИЗАЦИЯ НА КОМПЮТЪРА


1. Комбинационен суматор с последователен пренос и с ускорен последователен пренос. Синтез на логическите функции, принципни схеми. Количествени и качествени оценки за схемите.
2. Натрупващ суматор с последователен пренос. Синтез на логическите функции, принципни схеми. Времедиаграми. Количествени и качествени оценки за схемата.
3. Двоично-десетични суматори в код 8421 и 8421(+3). Синтез на логическите функции. Принципни схеми на един разряд. Количествени и качествени оценки за схемите.
4. Разрядна мрежа с фиксирана запетая. Параметри и определения. Теория на машинните кодове. Теорема за събиране в допълнителен код. Логически функции за откриване на препълване при събиране на числа без знак и със знак.
5. Разрядна мрежа с плаваща запетая. Параметри и определения. Особености в стандарта с изместен порядък. Формати на числата. Изключителни числа.
6. Представяне на числата в 2/10-чни бройни системи. Кодове на десетичните цифри. Свойства на кодовете. Машинни кодове на 2/10-чните числа. Допълнителен код. Примери за операции събиране и изваждане.
7. Структурен подход при анализа на изчислителния процес, средства за представянето му, определения за понятия. Видове основни алгоритмични структури. Апаратни структури - елементи и определения. Език на микрооперациите набор оператори на езика.
8. Логическа структура на устройства за изпълнение на операции събиране и изваждане на числа с фиксирана запетая. Микропрограми, особености и примери. Унитарни операции. Примери.
9. Методи за умножение. Алгоритъм за изпълнение на операция умножение на числа с фиксирана запетая в допълнителен код. Структура на устройство с комбинационен суматор, микропрограма, особености и примери.
10. Логическа структура на схемни умножители. Оценка на времето за превключване и подходи за неговото намаляване.
11. Методи за деление. Алгоритъм за изпълнение на операция деление на числа с фиксирана запетая в допълнителен код. Структура на устройство с комбинационен суматор, микропрограма, особености и примери.
12. Алгоритми за изпълнение на операции между числа с плаваща запетая. Валидност на математическите закони. Оценка на грешките. Функция и схеми за закръгляне. Операции с изключителните числа.
13. Логическа структура на устройство за работа с плаваща запетая с комбинационен суматор. Алгоритми на основните операции. Признаци на резултата.
14. Представяне на логически и на символни данни и операции върху тях. Други операции, отнесени към логическите операции. Операции върху част от РМ. Изместващи матрици.
15. Алгоритми за преобразуване на числата от десетична бройна система в двоична. Точност на преобразуването. Логическа структура на устройства, микропрограми и примери.
16. Алгоритми за преобразуване на числата от двоична бройна система в десетична. Точност на преобразуването. Логическа структура на устройства, микропрограми и примери.
17. Алгоритми за преобразуване на формата на числата (от форма с фиксирана запетая във форма с плаваща запетая и обратно). Примери.
18. Класификации на ЗУ. Основни операции и микропрограми. Логически структури 2D и 3D на адресируеми запомнящи устройства. Логическа схема на запомнящия елемент.
19. Логическа структура на запомнящи устройства с последователен достъп. Основни операции. Особености на реализацията. Задачи, решавани с тези устройства.
20. Логическа структура на ЗУ с асоциативен достъп. Проблеми при изпълнение на основните операции. Логически схеми на запомнящия елемент, на съвпадение и на избор.
21. Основни принципи за организация и реализация на изчислителния процес. Обосноваване на структурата на цифровата машина и на първичния организационен алгоритъм (команден цикъл). Основни производни понятия машинна команда, машинен език, машинна програма, входове към процесора (за сигнали за прекъсване), системна шина.
22. Методи за адресиране на операнди и логическа структура на тяхната реализация. Микропрограми за изчисляване на изпълнителния адрес. Предимства и недостатъци на методите.
23. Методи за адресиране на команди и логическа структура на тяхната реализация. Микропрограми. Предимства и недостатъци на методите.
24. Система за прекъсване. Същност и логика на процеса. Понятия, параметри, средства и логически схеми, даващи възможност за управление на системата за прекъсване. Команден цикъл и микропрограмна роцедура за осъществяване на прекъсването.
25. Проблемът избор на заявка за прекъсване. Програмен полинг и стратегии на полинга. Апаратен полинг. Средства за изграждане на системи с централизирани и с разпределени функции. Основни функции на операционната система.
26. Входно/изходни операции и организация на системите за входно/изходен обмен. Програмен модел на външно устройство. Понятие за В/И интерфейс. Машинни команди за В/И.
27. Йерархична структура на запомнящата система. Особености на регистровата памет. Особености на оперативната памет. Понятие за банка, видове организация на банките, адресиране структуриране на адреса. Даннова шина.
28. Роля и място на буферната памет за команди. Логическа структура и алгоритъм за управление на БП за команди като опашка.
29. Роля и място на буферната памет за данни. Логическа структура и алгоритъм за управление на БП за данни. Стратегии за изхвърляне. Алгоритъм за управление на справочника.
30. Аналитично представяне на крайните автомати. Логическа структура на МПУА с апаратно закрепена логика. Алгоритмичен израз на автомата. Методика за синтез на МПУА. Същност на методите за управление (синхронен и асинхронен).
31. Логическа структура на МПУА с програмно закрепена логика. Логическа структура на МПУА с принудителна адресация. Времедиаграма на функциониране.
32. Логическа структура на МПУА с програмно закрепена логика. Логическа структура на МПУА с естествена адресация. Времедиаграма на функциониране.
33. Методи за кодиране на управляващите сигнали хоризонтален, вертикален и смесени. Методи за управление (синхронен, асинхронен) и реализация.
34. Видове алгоритмични преходи. Логическа структура на МПУА на базата на ИС Am2910. Микроасемблерен език.

27.11.2010 год.